Please use this identifier to cite or link to this item: http://212.1.86.13:8080/xmlui/handle/123456789/3548
Title: Контролепридатність FPGA - проектів за розсіюваною потужністю
Other Titles: Checkability of FPGA projects by power -dissipation
Authors: Антонюк, В. В.
Дрозд, М. О.
Дрозд, О. В.
Кабак, Л. В.
Antoniuk, V. V.
Drozd, M. O.
Drozd, O. V.
Kabak, L. V.
Keywords: система критичного застосування
цифровий компонент
FPGA-проект
загальний сигнал
прихована несправність
контролепридатність
розсіювана потужність
critical application system
digital component
FPGA-project
common signal
hidden fault
checkability
power-dissipation
Issue Date: 29-Jul-2019
Publisher: Університет митної справи та фінансів
Citation: Антонюк В. В. Контролепридатність FPGA - проектів за розсіюваною потужністю / В. В. Антонюк, М. О. Дрозд, О. В. Дрозд, Л. В. Кабак // Системи та технології. – 2018. – № 1 (56). - С. 64 – 74
Series/Report no.: Системи та технології;2018. – № 1 (56)
Abstract: Розглянуто розвиток контролепридатності схем для цифрових компо-нентів систем критичного застосування. Наголошено на важливості контролепридатності для забезпечення функціональної безпеки систем та їхніх компонентів у частині критичних додатків. Аргументовано потребу подальшого розвитку контролепридатності за межі логічної форми. Запропоновано розвиток контролепридатності цифрових компонентів за ознакою розсіюваної потужності. Отримано формулу для оцінювання контролепридатності схем за розсіюваною потужністю для FPGA-проектів. Проведено експерименти, виконано розрахунки контролепридатності схем за розсіюваною потужністю для матричних помножувачів, що імплементовані в FPGA-проекти
URI: http://biblio.umsf.dp.ua/jspui/handle/123456789/3548
ISSN: 2521-6643
Appears in Collections:2018/1(56)

Files in This Item:
File Description SizeFormat 
5 Антонюк В. В..pdfелектронне видання230,42 kBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.