Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA - базированных устройств

Защелкин, К. В.; Дрозд, А. В.; Сулима, Ю. Ю.; Иванова, Е. Н.; Zashcholkin, K. V.; Drozd, O. V.; Sulima, J. Y.; Ivanova, O. M.

dc.contributor.author	Защелкин, К. В.
dc.contributor.author	Дрозд, А. В.
dc.contributor.author	Сулима, Ю. Ю.
dc.contributor.author	Иванова, Е. Н.
dc.contributor.author	Zashcholkin, K. V.
dc.contributor.author	Drozd, O. V.
dc.contributor.author	Sulima, J. Y.
dc.contributor.author	Ivanova, O. M.
dc.date.accessioned	2019-07-29T07:59:14Z
dc.date.available	2019-07-29T07:59:14Z
dc.date.issued	2019-07-29
dc.identifier.citation	Защелкин К. В. Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA - базированных устройств / К. В. Защелкин, А. В. Дрозд, Ю. Ю. Сулима, Е. Н. Иванова // Системи та технології. – 2018. – № 1 (56). - С. 5 – 17	uk_UA
dc.identifier.issn	2521-6643
dc.identifier.uri	http://biblio.umsf.dp.ua/jspui/handle/123456789/3544
dc.description.abstract	Розглянуто питання контролю цілісності програмного коду FPGA-базованих компонентів комп’ютерних систем. В якості ефективного відзначено підхід до контролю цілісності, в рамках якого контрольна хеш-сума вбудовується в контрольований інформаційний об'єкт у вигляді цифрового водяного знака. Пропонується метод формування в просторі LUT-контейнера мікросхеми FPGA стеганографічного шляху (стего-шляху) вбудовування цифрового водяного знака. Стего-шлях являє собою впорядковану множину елементарних обчислювальних блоків LUT, у програмні коди яких виконується безпосереднє вбудовування розрядів контрольного цифрового водяного знака. В дослідженні обґрунтовуються основні теоретичні положення запропонованого методу, формулюється послідовність етапів його виконання.	uk_UA
dc.language.iso	ru	uk_UA
dc.publisher	Університет митної справи та фінансів	uk_UA
dc.relation.ispartofseries	Системи та технології;2018. – № 1 (56)
dc.subject	контроль цілісності	uk_UA
dc.subject	FPGA	uk_UA
dc.subject	LUT	uk_UA
dc.subject	цифровий водяний знак	uk_UA
dc.subject	стеганографічний шлях	uk_UA
dc.subject	програмовані обчислювальні блоки	uk_UA
dc.subject	integrity monitoring	uk_UA
dc.subject	FPGA	uk_UA
dc.subject	LUT	uk_UA
dc.subject	digital watermark	uk_UA
dc.subject	steganographic path	uk_UA
dc.subject	programmable computing units	uk_UA
dc.title	Метод формирования стего-пути при решении задачи контроля целостности программного кода FPGA - базированных устройств	uk_UA
dc.title.alternative	The method for stego-path formation in solving the problem of monitoring the integrity of the program code of FPGA-based devices	uk_UA
dc.type	Article	uk_UA